# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

64-054944

(43) Date of publication of application: 02.03.1989

(51)Int.Cl.

H04B 1/26

(21)Application number : 62-210333

(71)Applicant: KENWOOD CORP

(22)Date of filing:

26.08.1987

(72)Inventor: KAWASE SEISHI


## (54) SSB SIGNAL RECEIVER

### (57) Abstract:

oscillating frequency of a digital voltage controlled oscillator in response to the change in the oscillating frequency of an analog frequency synthesizer so as to perform demodulation without any hindrance.

CONSTITUTION: When an oscillated frequency of an analog synthesizer 8 is increased by an output from a control circuit 10, the intermediate frequency is varied and noise is eliminated. On the other hand, the oscillated frequency of a digital voltage controlled oscillator 11 is controlled by the control circuit 10 and varied corresponding to the frequency being the result of the change in the oscillated frequency of the analog frequency synthesizer to perform the demodulation of an

PURPOSE: To attain high performance, by changing the



### **LEGAL STATUS**

[Date of request for examination]

SSB signal without any hindrance.

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or Searching PAJ Page 2 of 2

application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

瓊日本国特許庁(JP)

①特許出顧公開

### ⑫ 公 開 特 許 公 報 (A)

昭64-54944

@Int.Cl.4

创出

触別配号

厅内整理番号

❸公開 昭和64年(1989)3月2日

H 04 B 1/26

L-7251-5K

郷査請求 未請求 発明の数 L (全?页)

◎発明の名称 SSB信号受信装置

❷特 瞬 昭62−210333

❷出 顧 昭62(1987)8月26日

3発明者 川瀬 誠史

東京都渋谷区渋谷2丁目17番5号 株式会社ケンウッド内

株式会社ケンウツド 東京都設谷区渋谷2丁目17番5号

砂代 理 人 弁理士 砂子 信夫 外1名

乳 組 智

1. 発明の名称

888 信号受信鼓罩

2. 特許請求の範囲

アナロタ周波数シンセサイザと、アリタル進圧 制御発援器と、入方888信号とアナログ高値数シ ンセサイアの出力とを乗算して中間周波信号に要 換する第1の乗算器と、第1の乗算器の出力をデ ンタル信号に変換する A/O 変換器と、A/O 変換器 の出力を拒殺するテジタルパンドパスフィルタと、 デジタルバンドリスフィルタか らの出力とデジタ ル低圧制御発磁器の出力とを乗算して 85B 信号を 復践するデジタル乗算器と、デジタル乗算器によ り後調されたデジタルオーデイオ信号をアナログ 信号化変換する D/A 変換器と、アナコク周波数シ ンセサイザの発根周波数を閉仰すると共にアジタ ル電圧制御発掘器の発展開設数を制御し、かつア ナログ周波数シンセサイザの局波数を変更して中 龍馬遊憩域を実質的にシフトさせたときシフト恩 故数に対応してアンタル電圧倒御発振器の発振局

放数をシフトさせる制御手段とを個人たことを 特徴とする 888 信号受債整置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は SSB 個等受信技能に関し、彩に中間 関放者域を突貫的に可変とし、かつデッタル信号 処理で SSB 領揮を行えう SSB 信号受信装度に関する。

(従来投術かよびその問題点)

デジタル信号処理にて RSB 技を復調する RSB 信号受信 投送にかいて、入力 RBB 技中の雑音を徐宏するためにたとえば第7回に示す如く、入力 RSB 技中の雑音 1 7 で深信号を周帶強振器 1 6 の出力とを承報器 1 7 で深算して周波改変換し、アナログパンドパスフィルメ18 を介して AVD 変換器 1 9 に供給してデジタル 信号に変換の うえデジタルフィルタ 2 0 に供給し、デジタル局部発振器 2 2 の出力と乗算して傾摘し、 復調出力を D/A 変換することにより RBB 信号の復調を行なつている。

### 特開昭64-54944 (2)

しかし上記の第7図に示す如き 8SB 復認設置に よるときは、維昏除去のために中心周放数をずら せた複数のアンタルバンドパスフィルタ20を設 けて、その1つを選択するようにしていた。この ためディンタルバンドパスフィルタ20の改が多 く、メモリ答及が多くなる問題点がもつた。

ジタル信号に交換する人D 変換器と、人D 変換器 の出力をで放するアジタルペンドパスフィルタと、 アジタルパンドパスフィルタからの出力とアジタル ル電圧制御景振器の出力とを乗算して 8SB 信号を 初調するアジタル乗算器と、アジタル乗算器により り復調されたアジタル乗算器と、アジタル乗算器により 信号に変換する D/A 変換器と、アナロタ周設数シンセサイギの発掘器の発症を割倒し、かつ下 では圧制神発振器の発症を割倒さを変更し、かつ下 プロダ周波数シンセサイギの周波数を変更し、かつ下 プロダ周波数シンセサイギの周波数を変更して中 が数で対応してアジタル電圧制抑発振器の発展制 波数をソフトさせる制抑手段とを作えた。 (作用)

そこで選えの最質器で入力 888 信号とアナログ 制設数シンセサイザの出力とが発揮されて中間周 複数に既認数変換され、デジタル信号に A/D 変換 器によって変換され、デジタルパンドパスフイル タを介して出力される。デジタルフイルタからの 出力はキャリマポイント周波数を発表するデジタ フイルタ、25 は A/D 変換器、26 は アジタルフ イルタ、27 は SBB 復調のためのデジタル乗 鉄橋、 26 は D/A 変換器である。

しかし上記の第8四に示した85B信号受信鼓影によればテンタルフイルタの数は減少させることができるが、局部発振器29,30世発設局放数をシフトするためアナログ周波数シンセサイザとする必要があるほか、アナログ周波数シンセサイザ30の出力をデジタル信号処理系へ供給するために人力変換器32を新たに必要とする問題点があつた。

との発明は上記の関題を解決した88B 個号受信 鼓罐を提供するととを目的とする。

(問題点を解決するための手段)

との発明は上記の問題点を解決するために次の 知く構成した。

アナログ羯波数シンセサイデと、デジダルは圧 制御発振器と、入力 88B 信号とアナログ腐波数シンセサイザの出力とを兼算して中間周波信号に変 後する第1の乗算器と、第1の飛び着の出力をデ

ルは圧制剤免銀器からの出力と第2の乗譲器で果存されて 858 信号の復願がなされる。ここでアナログ規模数シンセサイザの発掘周波数かよびデジタル選圧制御発展器の発掘周波数は制御手段によって制御される。

上記の状態からアナロク周波数シンセサイドの 発展周波数を変化させることにより中間周波数信 対は前記変化に応じてシフトされ、中間周波数信 号の一部はアンメンペンドパスフイルメの奇域外 に出て、との部分に存在している独音は独宏され る。またアナロク周波数シンセサイドの発展局波 数の前記数化に応じてデンタル選圧制御発展器の 発透周波数が制御手製によって変更され、SSB 信 号の復興は支障なく行まわれる。

(実施例)

以下、本発明を実施例により説明する。

28 1 図は本発明の一実施例の構成を示すアロック図である。

入力された 885 信号をアナビタ周波数シンセサイザ 8 からの出力とアナログ集集器 6 で乗貸して

#### 特開網64-54944(3)

周波数変換する。アナログ乗算器6で周波数変換 された88B 信号はアナログパンドルスフイルタフ に供給して不要周鼓数成分を除去し、アナログパ ンドパスフィルタ7の出力はA/D変換器12に供 給してデリタルサータに変換する。緊張されたデ ジチルデータは SSB 哲城のデジタルフイルタ13 に供給して BSB 信号を取り出し、アジタルフイル グ13の出力とアンタル電圧制御発振器は1から の出力とをデジタル乗簿器 1 4 で果實して 88B 信 号を復調する。デジタル乗算器14亿て復調され たデジタルオーデイオデータは D/A 宏換器 L S に よつてアナログ音声信号に変装して出力する。

アナログ周波数シンセサイザ 8 とデジタル塩圧 机磁荡级器:1 火化%据周波数据短收制每回路10 によつて与える。

アンヌル電圧制御発振器11はたとえば限2回 に示す如く構成されている。入力にはアジタルデ ータが供給され、との入力デジタルデータはアツ テネータ1で振振制膜される。無変調時の位相推 移アータ発生器3から出力された位相維移データ

ング毎に1000日が供給されるので、メモリる からは"0°, "1°, "0°, "-1°, "0°, "1° …が出力される。との様子は第4回に示す如くで あって、これがデジタル電圧制御発振器11の中 心悶複数であり、搬送被閥被数す。である。強送 波馬波根 fc は fs/4 である。 ここで f。 はサン プリング無波数であり、アッテオータ1に制御国 昨10からデータが供給される周期の遊数であり、 この周期で遅延回路4は加算器2に延延出力を供 約する。またサンプリンク局放数はA/D 変換器12 のサンプリング周級数および D/A 変換器15のサ ンプリング周接数と問一周被数である。

いま入力データが加えられ、変調が加えられる。 との様子は寒5四に示す如くである。第5回にか いてのは第4回に示した無変調時の波形を再記し てある。入力データが加えられると、入力データ に定数」が乗収されてその恐嚇が削険された後、 位相能移データイが加えられ、理路回路イによっ て符分される。ことで入力デーメが正の損略に対 応するアータのときは位相推移データ』との加算

と入力をサンプリング周期だけ遅延させる遅延レ シスタ(以下運然回路と記す) 4 からの出力デー メとアツテネータしからの出力データとは加算器 2て加算し、加算器 2 からの出力データはサイン (SINE) テープルを記憶させたノモリるに位相情 轍として供給すると共に、遅延回路4に供給する。 メモリ 3 では入力された位相情報を周波数に変換 するものでもつて、BIN放が努る図に示す如く記 焼されている。

まず、アンタル電圧制御発振器11の作用を説 切ずる。アツテネータ1により汲暖制設された入 カテンタルアーメは遅延回路4および加算器2K よつて彼分されて位格が額次費み上げられ、これ がメモリ 6 の 8 IN Eテーブルによつて正弦波に変 換される。とれを具体的に数値例の一例で説明す

まず無変調のとき入力は零であるため、位福淮 移データ発生器るからの位根性移データ 1 (=1000H)のみが積分され、位相は s/2ず つ進む。並相推移ナーを発生器るからはサンプリ

になり、負の掘幅に対応するテータのと自は滅罪 となる。入力テータが仮に16ピットとした場合、 7 FFFH~8000Hの間のコードで入力される。 いま<del>えって2R</del>とし、仮に正の最大値? PPFH が 入力されてきたとき、アツテォータ1からの出力 は FFH となる。 との FFH に位相推移 データ A (=1000H) を加算して10 FFHのアドレスが メモリ5 に与えられる。メモリ5は10 FFHのア Pレスに対応する内容を出力する。 またメモリ 5 への10 FFHのアドレス供給と同時化10 FFHは 延延回路4に供給され1サンプリング周期だけ選 延される。次のサンプリングにおいても正の最大 値が入つてくるものとすると、加算器2では ( FFH+1000H+10FFH ) の加算が行なわれ、 この旅算効果21 FENのアドレスが生設されるモ りるのプトレス推定がなされる。との状態が続い たものとすると厳慈設局被数とり取る値ずれた簡 波数のせるの発振がデジタル截圧制御発振器11 によりなされる。

なか、メモリシの秋大アドレスをBFFFHとし

### 特期間64-54944 (4)

たとき、加算器2からの出力で指定されるアドレスが3FFFHを超えると超えた分また000HK加算される。

策送政局改数 f<sub>c</sub>、ずれ分を df、 サンプリング 筒放数 f<sub>c</sub> = 50 kHz とすると

 $f_0 = f_0/4 = 12.5 \text{ kHz}$ FFH = 256(10)

1000H = 4096(10)  $df = 12500 \times 256/4096$ = 781.25(Hz)

J 🛊

となる。とれが、このアンタル電圧制御発送器11の及大用波数偏移になるわけて、正の最大値のとき781.25(Ht]の備移となる。負の最大値の場合も上記の場合と向様である。

また、最小の周波数ステップ dfmin は dfmin = 181.25/256 = 3.05[Hz] となり、 3.05[Hz]ステップで偏移することになる。

及大河波数領移 df、最小の周波数 ステップ dfmin を変更するためには、アッテネータ1の

供給された 8SB 信号はアナログ周波数シンセサ イデョからの出力と頻算され、この乗算により SSB放は周辺数変換される。この周辺数変換出力 中のアナログ周辺数シンセサイが周波数に対して 低い方の周波数取分をフナログパンドパスフイル タクにより採るものとすると、周設数変換された 888信号のサヤリヤポイント周波数foco は(fonfee )となる。 デジメルバンドパスフィルダ13 の中心周波数は周波数変換された888 信号の中心 類放数と同じfoe とする。これらの状態は第6図 (Aに示すスペクトル配催の如くである。 第6図(a) においてAB はアナログ財放数シンセサイザ 8 O 発振周波数スペクトラム、8は入力 588 彼の周波 数スペタトラム、C。 はアナログ乗解群 6 の出方 の周波数メペクトラム、Dはアナロダパンドパス フイルチ1の迅過帯域、Bはテジタルパンドはス フイルタ13の通過節葉を示している。此の場合 はデジタルパンドパスフイルタ13の通過指域内 に入刀 83B 信号が入つている状態であり、契契的 **在中間周波帯のシフトは行をわれていない。ナナ** 

1xの値を次更するか、もしくはメモリ5のBINEの"0"~"1"までを4696ワードとしたがこれを必要に応じて増加または減少させればよい。第5回においてIIは変調時の設形を示している。デジタル臨圧制御発援器11にたとえばAD変換器の入力信号に応じた周波数で発掘させることができ、また、制御回路10からゲータを与えても同様であつて周波数シンセサイザのように発掘させることができる。

B1個に戻つて、アナログ乗算器 5に供給する 883 信号のキャリャポイント関放数を fec、アナログ周波数シンセサイザ 8 の発展周辺数を fem と

なお、アナログパンドパスフイルタ7の出力は A/D 変換器 1 2 でデジタル信号に変換され、デジ タルパンドパスフイルタ1 3 に供給されるが、以 下の説明においてA/D 変換器 1 2 による変換は省 路し、かつデジタルパンドパスフイルタ1 3 を等 個的にアナログに健挽した知くにして説明する。

ログ兼算器 6 により用設数交換された 888 信号を 役割するためにはデジタルペンドペスフィルタ13 の出力とデジタル電圧制御発提器 1 1 の出力とを 乗算器 1 4 にかいて乗算すればよく、此の場合デ ジタル電圧制卸発提器 1 1 の発掘周波数は faco にすることで復調される。ことで、制御回路によ リアナログ周波数シンセサイギ 8 の発掘周波数と デジタル電圧制御発展器 1 1 の発振周波数と サンタル電圧制御発展器 1 1 の発振周波数と サンタル電圧制御発展器 1 1 の発振周波数と はそれずcoと faco に創知される。

つぎに入力された 888 信号の周放数の高い紹介 に除去したい雑音がある場合は、その旨の操作信 号を受けた制御回路 10 によりアナロア周級数シンセサイザ 8 の発振周波数は (fce + 4f) [ 但し 4 f 柱正] に、デジタル選正制御発振器 1 1 の発 振聞波数は (face+4f) に制御する。

アナログ周波数シンセサイザ 8 の発展周波数を (fca+4f) 比較更したことにより入力 88B 信号 のサオリアポイント周波数は (facb+4f)とな る。 さらに、パンドパスフィルタイを介して出力 される 88B 信号の一般はデジタルパンドパスフィ

#### 初閉眼64-54944 (5)

ルタ13の特級の上限からはデれた状態となって
アナログバンドバスフィルタ7を介して出力され
る888 信号の意域調整が行なわれ、入力 S8B 信号
の周波数の高い部分は除去され、そこで存在して
いた雑音が除金されるととになる。との状態は同
数数加方向に実質的に中間解放者のシフトが行
なわれた状態である。一方、開設数数は(faco+4f)
であり、デンタル電圧制御強緩 1 1 は割御回路
1 0により割倒されて周波数 (faco + 4f)の発設
を行をつているため、デンタル投資第14により
デンタルバンドバスフィルタ13の出力とデジメ
ル選圧制御発掘機 1 1 の出力とが保算されること
で86B 信号の復調がなされ、D/A 変換器 1 5 でア
ナログ信号に変換のうえ出力される。

上記の如く、制御四路10からの出力によりアナロの周辺数シンセヤイで8の発掘周辺数が第6四回に示した状態から周辺数+41だけ増加させられることにより、あたかも中間周波奇球が周辺数+41だけ可変された状態となって維音が数去

に突要的に中間周波管のシフトが行なわれた状態である。なか、との状態を図示すれば銀6図(e)に示す如くである。毎6図(e)にかいてA2 はアナログ周波数シンセサイザ8の発展周波数スペクトラム、C2 はアナログ乗路6の出力の周波数スペクトラムを示し、8かとび8は第6図(a)、第6図(b)の総合と同一である。

#### (発明の効果)

以上認明した如くとの発明によればアナログ関
改数シンセサイザの発展層波数を変更することで
実践的に中間周波数帯をシフトして納音を絵去ま
変異的に中間周波数帯をシフトして納音を絵去ま
変異の時に、デンタル電圧制御発展器の発展の表
変更した周波数シンセサイザの発展の数を変更が変
変更した周波数シンセサイザの発展
が変をく行なわれる。また、との場合に化
ナログ周波数シンセサイザの発展
が数を変かっ
オンドパスフィルタは1つですむことに変更
間隔
のなくとることができる。またデンタルは圧制

される。同時代制即回路10からの出力により第6回(a) に示した状態から周波数十45 だけ増加させられて、SSB 信号の後調ができることになる。 なか、上記の状態は第6回(a) に示すスペクトル配設の如くである。第6 時間にかいて A、はアナログ 関数数シンセサイザ8 の発振局放数スペクトラム、C、はアナログ 無溝 6 の出力の周波数スペクトラム、C、はアナログ 無溝 6 の出力の周波数スペクトラムルスである。B およびおは46 回(a) の場合と同様入力 SSB 信号の帰波数スペクトラムかよびデジタルペンドパスフィルダ13 の通過管域を示している。

また、入力された \$58 哲寺の低い 股波数 節分化 除安したい報音がある場合は、その旨の操作信号 を受けた制列四略 1 0 により アナロ 夕周波数 シン セナイナ 8 の発振 周校数は (fer ~ Af)に、 チン メル電圧 制御発振器 1 1 の発振 周波数は (fers ~ Af) に制御される。 したがつて上記の場合と同様に作用して入力された 858 哲寺の低い 周波数部 分に除去したい離音がある場合は、その雑音が除去されることに える。 との状態は 周波数減少方向

発生的を用いたため、復調のためのアナロク原故 数シンセサイザを用いたとなべその出力をデジタ ル乗算器へ供するための A/D 変換器が不要となり、 高性能化が可能となる。

#### 4. 图形の簡単女数明

第1 監は本発明の一実類例の特成を示すアロック図。

第2回はデジ系ル電圧制御発掘器のプロック 図。

男 3 図はメモリ( SINE テーアル)の内容、 アドレスおよび位相との関係を示す模式図。

第4図シ上び第5図はデジタル電圧制研発接続 の作用の説明に供する線図シ上び波形図。


第6図は本発明の作用の説明に供する周波数スペクトル配置図。


第7回かよび割8図は従来例をデすフロック四、1…アンテネータ、2…加算器、3…位相推移データ発生器、4…遅延回路、5…メモリ、6…および14…乗算器、7…アテロタペンドペスフィルタ、8…アナロダ周放数シンセサイヤ、


## 特開昭64-54944 (6)


1 0 … 制麺回路、1 1 … デンタル電圧制卸到振器、 1 2 … A/D変換器、1 3 … デンタルパンドパスフ イルタ、1 5 … D/A 変換器。


> 特許出願人 株式会社 ケン ウッド 代理人 弁理士 ヴ デ 信 失 (ほか)を











# 特開昭64-54944(7)

